產業資料庫

08/30

2026
LED Supply and Demand Database:不可見光與前沿光通訊應用高毛利供需趨勢
LED Supply and Demand Database:不可見光與前沿光通訊應用高毛利供需趨勢
摘要 根據 2026 年 LED 產業供需資料庫(LED Supply and Demand Database)最新統計,全球 LED 產業已徹底告別傳統照明與通用背光的低價產能過剩時代。車用照明/顯示、Mini/Micro LED 智慧顯示以及超高效率植物與醫療照光等高附加價值應用,成為支撐整體產值成長與產能利用率修復的三大核心支柱。 內容 各大 LED 晶粒與封裝廠持續減低低毛利通用照明生產比重,將產能轉向 6 吋與 8 吋矽基與化合物半導體先進製程,以因應車用 ADB 頭燈、AI 伺服器光互連以及微型顯示器的剛性需求。 重點摘要 ·        產業產值結構重組:通用照明 LED 占比降至歷史新低,車用、顯示與不可見光成為產業動能核心。 ·        晶圓產能升級浪潮:8 吋晶圓產線在 Micro LED 與車用光電元件占比快速拉升,大幅降低單位封裝成本。 ·        價格指數止跌回穩:高階車用與 Micro LED 晶粒供需緊俏,帶動高階 LED 晶片合約價維持上升軌道。 ·        先進封裝技術變革:COB、MIP (Mini/Micro LED in Package) 與矽基 Bonding 封裝普及率急劇提升。 一、不可見光(UV/IR)與前沿光學應用之高毛利藍海 除了可見光領域外,不可見光(Invisible LED)中的近紅外光(IR LED/VCSEL)與深紫外線(UV-C LED)正成為 LED 廠商提高毛利率的重要戰場。特別是在 3D 臉部辨識、車內駕駛監控(DMS)、智慧健康穿戴感測,以及 Micro LED 共同封裝光學(CPO)等前沿光通訊領域,不可見光元件需求呈高速增長。 二、不可見光與微型光通訊元件供需比較 不可見光元件對晶粒波長精準度與發光效率有著極苛刻的要求。例如 UV-C LED 在水質與空氣殺菌領域的 WPE(電光轉換效率)已突破 12%,推動工業級水處理設施大規模採用;而近紅外光 Micro LED 則在矽光子與 CPO 共封裝模組中扮演著超低功耗發射源的角色。 不可見光 / 前沿技術類別 2026年供需狀態 核心光學技術指標 主要應用場景與客戶陣營 近紅外光 (IR LED / VCSEL) 供需緊俏 (配合 AI 穿戴與車用) 940nm / 1310nm 高功率低噪聲發射 DMS 駕駛監控、AR/VR 眼鏡追蹤、生醫感測 深紫外線 (UV-C LED) 穩健成長,產能逐步集中 WPE 效率提升至 12%~15% 表面殺菌、流水淨化、醫療設備無菌處理 光通訊用 Micro LED (CPO) 早期商業化量產階段 超高頻寬響應、< 2 pJ/bit 超低能耗 AI 伺服器機櫃內短距光互連、CPO 共封裝光學 表一:2026年不可見光與前沿光通訊 LED 元件供需與應用比較(匯智洞見整理) 技術與商業化維度 傳統可見光 LED 不可見光與光通訊 LED 元件 單價 (ASP) 與毛利率 單價低、毛利率受價格戰擠壓 (< 20%) 單價高、技術溢價顯著 (毛利率 > 40%~50%) 客戶認證週期 短 (3 ~ 6 個月) 長 (車規級/醫療級/CPO 需 1.5 ~ 3 年) 資本與技術護城河 低,產能易複製 極高,需掌握精密磊晶與化合物半導體工藝 表二:傳統可見光 vs. 不可見光/光通訊元件商業特性比較(匯智洞見整理) 三、匯智洞見 不可見光與微型光通訊元件代表了 LED 產業『跨界半導體』的終極轉型。從 DMS 駕駛監控到 CPO 光通訊發射源,LED 晶粒正從單純的發光體轉化為高密度的數據傳輸與感測樞紐。光電廠商應利用化合物半導體(GaAs/InP)磊晶能力,積極切入不可見光感測與 CPO 光引擎供應鏈,建構無法被複製的高毛利技術護城河。

08/30

2026
NAND Flash市場快訊:AI PC與智慧型手機驅動UFS 4.0與PCIe Gen5 SSD升級革命
NAND Flash市場快訊:AI PC與智慧型手機驅動UFS 4.0與PCIe Gen5 SSD升級革命
摘要 受惠 AI 伺服器需求爆發,HBM3e 與 HBM4 成為記憶體三大原廠產能配置核心。高層數 TSV 封裝與先進 DRAM 製程吞噬大量晶圓產能,導致傳統 DDR5/LPDDR5X 供給產生結構性緊縮,推升合約價格並加速產業進入新一輪上升週期。 內容 各大原廠積極轉向 300 層以上 3D NAND 製程與 QLC 架構,64TB/128TB 高密度 eSSD 需求呈爆發式成長,有效消化全球晶圓產能,並引發 NAND Flash 價格結構性調整。 重點摘要 ·        AI eSSD 剛性需求:AI 資料中心對高密度、低功耗儲存需求強勁,64TB 及 128TB eSSD 成市場採購主流。 ·        300+ 層 3D NAND 競賽:三星、SK 海力士/Solidigm、美光等原廠競相邁向 300 層堆疊,突破 Tb 級單晶粒容量。 ·        QLC 滲透率大幅提升:QLC 讀取性能改善與耐久度優化,逐步在企業級儲能市場替換傳統 HDD 磁碟陣列。 ·        合約價格結構性走揚:高階 eSSD 供不應求帶動整體 NAND Flash 合約價維持上升軌道,原廠營業利益率顯著修復。 一、端側 AI 應用爆發與儲存容量規格升級 隨著 Copilot+ PC 與端側 AI 智慧型手機在 2026 年成為終端市場的主流標配,運行在地化 AI 大模型與處理高畫質多模態數據,使得終端裝置對 NAND Flash 儲存速度與容量要求出現跨越式升級。主流 AI PC 標配容量正式從 512GB 躍升至 1TB/2TB,而旗艦 AI 智慧型手機則全面邁向 512GB/1TB 時代,帶動 Client SSD 與 UFS 嵌入式儲存的位元消耗量大幅成長。 二、PCIe Gen5 Client SSD 與 UFS 4.0 規格革新 在介面規格演進上,PCIe Gen5 SSD 憑藉高達 14,000 MB/s 的極速傳輸效能,成為高階 AI PC 與電競筆電的核心配備,儘管面臨控溫與散熱功耗考驗,但透過 6nm/7nm 低功耗主控晶片已逐步克服工程瓶頸。另一方面,智慧型手機與輕薄裝置則全面普及 UFS 4.0 / UFS 4.1 規範,提供雙倍於 UFS 3.1 的讀寫頻寬與更高的能源效率,完美支援端側 LLM 模型秒級載入。 儲存介面規格 最大傳輸頻寬 / 讀取速度 主要優勢與功耗特性 目標應用裝置定位 PCIe Gen4 Client SSD 7,000 ~ 7,500 MB/s 技術極度成熟、成本低、發熱量可控 主流筆電、商用桌機、基礎消費電子 PCIe Gen5 Client SSD 12,000 ~ 14,000 MB/s 極致讀寫速度、瞬間載入 AI 模型數據 高階 AI PC、工作站、專業電競筆電 UFS 4.0 / UFS 4.1 4,200 MB/s (雙通道) 超薄封裝、極低待機功耗、具高隨機讀寫 旗艦 AI 智慧型手機、AR/VR 眼鏡、車用座艙 表一:2026年消費級與行動裝置主流 NAND Flash 儲存介面規格對比(匯智洞見整理) 終端裝置類別 2025年主流標配容量 2026年主流標配容量 主力採用 NAND 技術 儲存 BOM 成本變化分析 AI PC / 高階筆電 512 GB 1 TB ~ 2 TB TLC / QLC PCIe Gen4/Gen5 SSD NAND 在 PC BOM 成本比重上升至 8%~12% 旗艦 AI 智慧型手機 256 GB 512 GB ~ 1 TB 3D TLC UFS 4.0 / uMCP 單機 NAND 儲存成本大幅提升 15%~25% 智慧車載 / 邊緣運算 128 GB 256 GB ~ 1 TB 車規級 Auto UFS / PCIe SSD 高溫耐受度與 AEC-Q100 車規認證溢價高 表二:端側 AI 裝置 NAND Flash 容量倍增與技術規格演進(匯智洞見整理) 三、匯智洞見 端側 AI 的崛起正在開啟消費級 NAND Flash 的『結構性大容量化』潮。單機標配容量倍增(PC 走向 1TB/2TB、手機走向 512GB/1TB)有效吸收了 NAND 原廠的晶圓產能,並顯著緩和了過往消費電子的價格波動壓力。台灣快閃記憶體控制 IC 大廠(如群聯、慧榮)應加速推出 6nm 低功耗 PCIe Gen5 控制晶片與 UFS 4.0 解決方案,攜手模組廠搶攻 AI PC 換機潮與高階智慧手機的升級紅利。

08/30

2026
NAND Flash市場快訊:控制IC製程微縮與全球NAND供應鏈地緣重組分析
NAND Flash市場快訊:控制IC製程微縮與全球NAND供應鏈地緣重組分析
摘要 受惠 AI 伺服器需求爆發,HBM3e 與 HBM4 成為記憶體三大原廠產能配置核心。高層數 TSV 封裝與先進 DRAM 製程吞噬大量晶圓產能,導致傳統 DDR5/LPDDR5X 供給產生結構性緊縮,推升合約價格並加速產業進入新一輪上升週期。 內容 各大原廠積極轉向 300 層以上 3D NAND 製程與 QLC 架構,64TB/128TB 高密度 eSSD 需求呈爆發式成長,有效消化全球晶圓產能,並引發 NAND Flash 價格結構性調整。 重點摘要 ·        AI eSSD 剛性需求:AI 資料中心對高密度、低功耗儲存需求強勁,64TB 及 128TB eSSD 成市場採購主流。 ·        300+ 層 3D NAND 競賽:三星、SK 海力士/Solidigm、美光等原廠競相邁向 300 層堆疊,突破 Tb 級單晶粒容量。 ·        QLC 滲透率大幅提升:QLC 讀取性能改善與耐久度優化,逐步在企業級儲能市場替換傳統 HDD 磁碟陣列。 ·        合約價格結構性走揚:高階 eSSD 供不應求帶動整體 NAND Flash 合約價維持上升軌道,原廠營業利益率顯著修復。 一、NAND 控制 IC 製程微縮與 PCIe Gen5/Gen6 技術博弈 NAND Flash 系統的效能與可靠度,極度仰賴快閃記憶體控制 IC(NAND Controller)的演算法與製程工藝。隨著 3D NAND 堆疊突破 300 層且通道傳輸速率達到 3.2 Gbps 以上,控制 IC 正快速向 6nm/7nm 先進半導體製程微縮,以降低 PCIe Gen5 SSD 運作時的劇烈發熱。同時,針對次世代 AI 資料中心開發的 PCIe Gen6 與 CXL 閃存擴充架構,正成為主控晶片業者技術競爭的新高地。 二、全球地緣政治與 NAND 供應鏈重組格局 在全球半導體供應鏈去風險化(De-risking)背景下,NAND Flash 產業呈現強烈的區域化分工。美系與日韓原廠(Samsung, SK Hynix, Micron, Kioxia)掌控高階 3D NAND 晶圓產能,而長江存儲(YMTC)等中國業者則深耕本土市場與消費級領域。台灣封測與主控 IC 大廠發揮中立且高效率的製造優勢,成為連結國際 NAND 原廠與雲端 CSP 客戶不可或缺的 bridge(橋樑)。 主控 IC 與封測環節 國際領導業者 台灣代表性卡位業者 台廠技術戰略與競合優勢 NAND 控制 IC 設計 Marvell, Broadcom, 三星自研 群聯 (Phison), 慧榮 (Silicon Motion) 掌握先進 ECC 糾錯演算法,提供高 CP 值 PCIe Gen5 企業級方案 高階 SSD 模組代工 Foxconn, SanDisk 創見, 威剛, 十銓, 宇瞻 具備彈性客製化製造能力,卡位工業、車用與專用 AI 儲存 NAND 晶圓測試與先進封裝 ASE Group, Amkor 京元電, 超豐, 南茂 提供多晶粒(Multi-chip)高層數 3D NAND 堆疊測試與高階封裝 表一:全球 NAND Flash 控制 IC 與封測供應鏈美日台競合分工表(匯智洞見整理) 次世代 NAND 技術趨勢 核心技術挑戰與突破 商業化落地時間預估 主要受益供應鏈次產業 PCIe Gen6 控制 IC 訊號完整性與高功耗散熱問題 2027 ~ 2028年小量試產 先進製程晶圓代工、主控 IC 設計廠 CMM-N (CXL 閃存擴充) 跨節點延遲控制與 NVMe 協定轉換 2026年下半年開始驗證 高階 Server 模組廠、資料中心測試設備商 晶圓級 3D 鍵合 (CBA/Direct Bonding) 極高精度對位與熱膨脹應力管理 2026年大規模普及於 300+層 半導體前段與後段先進封裝設備商 表二:次世代 NAND 快閃記憶體前沿技術演進與商用時程(匯智洞見整理) 三、匯智洞見 NAND Flash 產業正經歷由『硬體容量製造』向『軟硬體演算法協同』的深刻轉型。控制 IC 的良率與糾錯演算法(LDPC)直接決定了高層數 QLC 3D NAND 能否進入高毛利 AI 資料中心。台灣控制 IC 大廠(群聯、慧榮)與晶圓封測供應鏈,應深化與國際美日原廠之全方位合作,鎖定企業級 eSSD 控制器與 CXL 記憶體池化市場,在去風險化的全球供應鏈中鞏固不可替代的戰略地位。

08/30

2026
擺脫高功耗晶片束縛:微型發光二極體(Micro LED)在資料中心短距傳輸的架構變革與競爭力評估
擺脫高功耗晶片束縛:微型發光二極體(Micro LED)在資料中心短距傳輸的架構變革與競爭力評估
2026年高科技產業趨勢觀察 一、前言:AI伺服器機櫃內的「電熱牆」與光進銅退大趨勢 當前全球 AI 運算叢集的擴充速度早已超越傳統資料中心網路架構的承載能力。在 Blackwell 以及下世代超大規模 GPU 晶片架構中,單一 AI 伺服器機櫃的整體功耗動輒突破 100kW 大關,龐大的運算單元在極其有限的機櫃空間內產生了驚人的熱能與電力損耗。為了滿足數萬顆 GPU 晶片間的高速資料交換,機櫃內部與晶片之間的通訊頻寬需求呈現爆發式成長。然而,傳統銅纜(Direct Attach Copper, DAC)與主動式電纜(AEC)在高頻訊號傳輸時,面臨嚴重的電磁干擾、訊號衰減與集膚效應。 在 1.6T 甚至 3.2T 等超高傳輸速率下,銅纜的有效傳輸距離已被急劇壓縮至 1 公尺甚至數十公分以內,且笨重粗硬的銅線纜大量堆疊在機櫃背板,嚴重阻礙了伺服器內部的風道散熱,形成極其棘手的「電熱牆(Power & Thermal Wall)」危機。在此背景下,「光進銅退」的典範轉移已從資料中心外的聯外骨幹網路,全面逼近至 Server Rack(機櫃)內部、印刷電路板(PCB)層級以及晶片對晶片(Chip-to-Chip)互連層級。尋找兼具超低能耗、極高密度與優異熱穩定性的光傳輸介面,已成為下世代伺服器架構設計的核心課題。 二、晶片間(Chip-to-Chip)短距傳輸的架構變革 傳統光通訊架構主要依賴可插拔光收發模組(Pluggable Optical Transceivers)。在這種架構下,高頻電訊號必須從 ASIC 或 GPU 晶片出發,經過長達數十公分的 PCB 走線、複雜的連接器以及高功耗的數位訊號處理器(DSP)晶片進行訊號重定時(Retimer)與補償,最後才由光模組轉化為光訊號。這條冗長的電訊號路徑消耗了系統高達 30% 以上的電力,並產生了無法忽視的傳輸延遲。 為了徹底解決此一瓶頸,共封裝光學(Co-Packaged Optics, CPO)技術應運而生。CPO 將光引擎直接與 ASIC/GPU 運算晶片透過先進半導體封裝(如 TSMC CoWoS 或矽中介板)整合在同一封裝基板上,將高頻電走線長度縮短至數毫米等級。而微型發光二極體共同封裝光學(Micro LED CPO)更進一步將這一架構推向極致:利用 Micro LED 陣列直接作為光發射源,將傳輸距離精準鎖定在 0.1 至 5 公尺的晶片間與板際傳輸,完全擺脫了高功耗 DSP 晶片的束縛,徹底顛覆了傳統光通訊的設計邏輯。 三、Micro LED 光互連 vs. 傳統矽光子與 VCSEL 成本與性能評估 在晶片間與機櫃內的短距光互連戰場上,Micro LED CPO 方案必須與既有的可插拔 VCSEL 模組以及基於雷射的傳統矽光子方案進行直接競爭。下表針對單通道頻寬密度、能量消耗、DSP 需求、熱容忍度及晶片級封裝整合度等維度,進行了綜合性能評估: 評估維度 傳統可插拔 VCSEL 模組 雷射矽光子 (Silicon Photonics) Micro LED CPO 光互連 單通道頻寬密度 中等 (受限於封裝尺寸) 高 (多波長複用) 極高 (超密多通道陣列) 能量消耗 (Joules/bit) 較高 (約 15~20 pJ/bit) 中等 (約 8~12 pJ/bit) 超低 (約 1~3 pJ/bit) DSP 晶片需求 必須搭載高效能 DSP 必須搭載高效能 DSP 免 DSP 或只需極簡驅動 光源壽命與熱容忍度 對高溫敏感,壽命衰減快 需外置 CW 雷射防止過熱 熱容忍度極高,無雷射老化問題 晶片級封裝整合度 低 (離散式插拔元件) 高 (矽基光學導波管整合) 極高 (可直接 3D/2.5D 堆疊) 表一:晶片間短距光互連技術方案綜合性能評估表(本文整理) 評估分析顯示,傳統 VCSEL 模組雖然技術成熟且初期成本較低,但其在高頻運算下高溫退化嚴重,且封裝尺寸限制了通道密度的提升;傳統雷射矽光子雖然傳輸頻寬上限極高且適合中長距離傳輸,但其強烈依賴高功率外置雷射(ELS)與複雜的高功耗 DSP 晶片,導致總體系統能耗(>8 pJ/bit)與系統成本依然居高不下。相比之下,Micro LED CPO 採取「大規模並列化、低單通道速率、極低驅動電壓」的設計思路,實現了 <3 pJ/bit 的超低能耗與免 DSP 的簡化架構,在晶片級 2.5D/3D 異質整合上展現出絕對的競爭優勢。 四、商業化量產之工程與製程挑戰 雖然 Micro LED CPO 在架構層面具備極強的物理吸引力,但要將半導體級別的微型發光元件轉化為高可靠度的光通訊產品,全球供應鏈仍面臨三重極其嚴苛的工程與製程挑戰: ·       發光波長轉化與微型驅動控制:Micro LED 在顯示領域主要使用紅、綠、藍(RGB)可見光,然而可見光在矽基光波導與標準光纖中的吸收損耗極大。光通訊應用必須將發光波長轉移至近紅外光(NIR, 如 850nm、980nm 或 1310nm 頻段)。開發高亮、高頻寬響應且波長均勻的近紅外光 Micro LED 磊晶片,是首要突破的材料關卡。 ·       巨量轉移(Mass Transfer)與波長均勻性控制:在 CPO 封裝中,數萬顆微型發光晶粒必須以高吞吐量精準轉移至驅動 CMOS 基板上。轉移良率必須達到 99.999%(5個9)以上的半導體級標準,且各發光通道之間的閾值電壓、光功率與發光角度必須保持高度一致,否則將導致訊號誤碼率(BER)急劇飆升。 ·       高密度陣列跨串干擾與光學熱隔絕:在微米級的高密度陣列封裝下,相鄰 Micro LED 通道發出的發散光線極易產生光學跨串干擾(Crosstalk)。此外,當 Micro LED CPO 模組直接貼合在發熱量高達數百瓦的 GPU 晶片旁時,必須設計專屬的矽基熱隔絕槽與微光學反射鏡,防止高溫干擾光學訊號的傳遞品質。 五、全球供應鏈競爭格局與關鍵廠商試點佈局 面對龐大的 AI 算力升級商機,美、台、歐、中等全球半導體與光電產業聚落已展開激烈的陣營競合。雲端服務商定義規格,晶片設計商掌握 IP,半導體代工與光電大廠則負責將概念落地量產。下表統整了全球 Micro LED CPO 供應鏈的主要陣營與商業化進程: 區域 / 產業生態陣營 代表性廠商 / 聯盟 技術發展路徑與突破點 預估商轉時程 美系科技巨頭與新創 Avicena, Microsoft, Credo 主導超低能耗光介面規格,推動微型光引擎商業化 2026年小量試產,2027年正式量產 台灣半導體與光電聚落 台積電, 友達, 富采, 旭創 結合先進封裝 (CoWoS) 與 Micro LED 晶粒製造 2026~2027年完成 CPO 模組驗證 歐洲與國際光電巨頭 ams OSRAM, IMEC 聚焦於紅外光 Micro LED 磊晶技術與高效率晶粒 2025~2026年提供樣品測試 中國大陸光電供應鏈 京東方華燦, Porotech 合作方 著重於材料與後段封裝模組代工,降低生產成本 2027年後跟進市場量產 表二:全球 Micro LED CPO 供應鏈主要陣營與發展進程(本文整理) 從區域競合觀察,美系業者主要掌握了系統架構定義與高階 IC 設計 IP,如 Microsoft 在機櫃規格上的指引,以及新創 Avicena 的 LightBundle 光引擎架構。而台灣與歐美供應鏈則在晶粒製造與先進封裝上扮演關鍵落地角色。例如台積電積極將 CPO 矽光子整合平台向下延伸,結合富采、友達等台廠在 Micro LED 晶粒與微透鏡陣列(MLA)上的精密製造能力,致力於打造全球最具成本競爭力的 CPO 異質共封裝量產供應鏈。 六、匯智洞見 從系統架構的底層演進來看,Micro LED 共同封裝光學(Micro LED CPO)技術代表了「光電無縫融合」的終極發展趨勢之一。它根本性地改變了傳統光通訊「單純追求單一通道極高傳輸速率(如單波100G/200G)」的開發思維,轉而採取「大規模並列化通道、低單通道速率、超低驅動電壓」的全新架構策略,從而在物理層面上完美解決了高功耗 DSP 晶片帶來的電熱牆問題。 對於長期在半導體製造、先進封裝(CoWoS)以及光電面板製造領域具備全球領先優勢的台灣產業聚落而言,這場光互連架構變革是一次極佳的跨界轉型契機。隨著 Micro LED 在傳統顯示器市場面臨價格競爭,轉向高毛利、高技術門檻的 AI 資料中心光通訊市場,將能為台灣光電產業注入全新的成長動能。匯智觀點認為,未來能夠率先解決近紅外光晶粒良率、光學微透鏡整合以及自動化高精度光纖對位封裝的垂直整合聯盟,將能在 2027 年起的 AI 資料中心光互連大爆發中,鎖定最高毛利的供應鏈核心位置。
智慧財產聲明 免責聲明